[논리회로] (9) - 플립플롭

 

 

 

이전에 살펴보았던 래치는 '투명성'이라는 문제점을 가집니다.

클럭신호가 흐르는 동안, 입력에 따라 그 출력이 바로바로 변하는 것이 문제였습니다.

출력을 보면 현재 입력을 볼 수 있기에 투명하다고 부릅니다.

 

이러한 투명성을 없애기 위해, 즉 출력을 통해 현재 입력을 알 수 없도록 만들기 위해, 

입력이 변해도 '바로' 출력이 바뀌지 않도록 하기 위해

플립플롭이라는 회로를 만들어 해결합니다.

플립플롭의 출력은 오직 클럭의 에지에서만 변경됩니다.

클럭의 에지는 다음과 같습니다.

 

 

 

 

 

 

 

에지트리거드 플립플롭

플립플롭이 클럭에지에서만 입력을 취합니다.
입력은 클럭에지 주변의 짧은 시간 동안 안정되어야 합니다.

클럭이 0에서 1로 바뀌는 '순간'이나, 1에서 0으로 바뀌는 '순간'에 반응하여 단 한번 출력을 변환하는 회로입니다.

에지트리거(edge-triggered)라는 이름은 클럭 펄스가 꺾이는 부분(엣지)에서만 반응한다(Triggered)고 해서 붙여진 이름입니다.

 

 

 

 

 

 

 

 

 

마스터  - 슬레이브 플립플롭

플립플롭이 클럭의 주기 동안 입력을 취합니다.

마스터-슬레이브 슬립구조의 예시

마스터 슬레이브 플립플롭은 클럭이 0인 '동안'(또는 클럭이 1인 '동안')바뀌었던 마스터의 출력이, 클럭이 1(혹은 0)로 변하는 '순간' 슬레이브의 입력으로 전달되어, 슬레이브의 출력, 즉 전체 회로의 출력이 결정되는 회로입니다.

 

 

0에서 1로 바뀌는 '순간'이 아니라, '동안' 반응하는 회로입니다.

 

엄밀히 따지자면 마스터 역할을 하는 게이트형 래치와 슬레이브 역할을 하는 게이트형 래치를 사용하여 구현한 특정한 형태를 의미합니다만, 사실 이렇게는 잘 구분하지 않습니다.

 

 

에지트리거드와 마스터 슬레이브 모두 활성에지 직전에 유지된 입력이 활성에지 직후에 변경되는 것이 똑같기 때문에 이 둘을 구분지을 때 입력이 몇개인지에 따라 구분하는 느낌이 강합니다.

입력이 3개(예 : S, R, CLK)인 경우 마스터 슬레이브,
입력이 2개(예 : D, CLK )인 경우 에지 트리거드라 부릅니다.

 

 

 

 

 

 

 

 

 

---

 

 

 

 

 

 

 

에지트리거 D 플립플롭

에지트리거 D 플립플롭은 D(데이터), Ck(혹은 CLK, 클럭)의 두 입력을 가집니다.

아래는 플립플롭 심벌이며, 심벌의 작은 화살머리 모양 표시가 클럭 입력임을 나타냅니다.

 

 

 

 

 

 

 

 

 

 

 

상승에지(rising edge), 하강에지(falling edge)

D 래치와는 달리, D 플립플롭의 출력은 D입력의 변화에 따라서가 아니라 클럭에 반응하여 변화합니다.

 

만일 출력이 클럭입력의 0에서 1로의 전환에 촉발되어 변화한다면, 플립플롭은 클럭의 상승에지(rising edge)에서 트리거(trigger)된다고 말합니다.

만일 출력이 클럭입력의 1에서 0로의 전환에 촉발되어 변화한다면, 플립플롭은 클럭의 하강에지(falling edge)에서 트리거(trigger)된다고 말합니다.

 

 

 

하강에지트리거

클럭 입력에 있는 반전 표시 방울은 하강에지트리거를 나타냅니다.

 

 

 

 

 

 

활성에지(active edge)

플립플롭의 상태의 변화를 촉발(trigger)하는 클럭에지(상승에지 혹은 하강에지)를 지칭합니다.

 

 

 

 

 

 

 

 

 

 

에지트리거 D 플립플롭의 진리표

활성에지 후의 D 플립플롭의 상태(Q+)는 활성에지 전의 입력(D)과 같습니다.

예를 들어 활성에지 전에 D=1 이었다면, 그 이전의 출력 Q값에 무관하게 활성에지 후에는 Q=1이 됩니다.
예를 들어 활성에지 전에 D=0 이었다면, 그 이전의 출력 Q값에 무관하게 활성에지 후에는 Q=0 됩니다.

 

 

 

 

특성식

$$Q^{+} = D$$

 

 

 

 

 

 

출력의 변화는 활성에지가 들어온 이후에 발생하며, 예시로 하강에지트리거 D 플립플롭의 타이밍도를 보도록 하겠습니다.

보라색 형광팬으로 칠해진 부분은, 출력에는 영향이 없으나, 잘못 들어온 입력이라 생각할 수 있습니다.

하강에지 트리거이므로 활성에지는 하강에지이며,

따라서 클럭펄스의 하강에지에서 지연시간이 흐른 후에 출력 Q가 하강에지 상태에서의 D입력값과 같아집니다.

 

 

 

 

 

 

상승에지 트리거 D 플립플롭은 아래 그림과 같이 두 개의 게이트형 D 래치와 한 개의 인버터로 구성될 수 있습니다.

 

 

 

 

 

상승에지 트리거 D 플립플롭의 타이밍도는 다음과 같습니다.

CLK = 0이면, 인버터에 의해 G1=1이며, 따라서 첫 번째 래치는 투명(transparent)하게 되어 출력 P는 입력 D의 값을 따릅니다.

이때 G2=0 이므로, 두 번째 래치는 출력을 변화시키지 않고 유지합니다.

 

 

 

CLK가 다시 0으로 바뀌면 두 번째 래치는 P의 값을 받아서 유지합니다.

첫 번째 래치는 다시 D 입력을 받아 통과시킵니다.

만약 두 번째 래치가 P값을 받아들이기 전에 첫 번째 래치가 D 입력을 받아들인다면, 플립플롭은 정상적으로 동작하지 않게 됩니다.

따라서 회로를 설계할 때는 에지트리거 플립플롭을 설계함에 있어서 타이밍 문제에 주의해야 합니다.

 

 

 

 

 

 

 

 

 

 

 

 

셋업타임(setup time)과 홀드타임(hold time)

플립플롭은 단지 활성에지에서만 상태를 변화시키기 때문에, 플립플롭의 전파지연은 활성에지와 출력에서의 결과 변화 사이의 기간이 됩니다.

하지만 D 입력과 관련해서도 타이밍에 주의해야 합니다.

 

에지트리거 D 플립플롭의 정상적 동작을 위해서 입력 D는 클럭의 활성에지를 전후로 일정 기간 동안 그 값을 변화없이 유지해 주어야 합니다. 

만약 D가 활성에지와 동시에 변화한다면, 그 동작은 예측할 수 없게 됩니다.

 

활성에지 직전에 D 의 값을 불변으로 유지해야 하는 최소 시간의 길이를 셋업타임($t_{su}$), 
활성에지 이후에 D 의 값을 불변으로 유지해야 하는 최소 시간의 길이를 홀드타임($t_h$)이라고 합니다.

 

셋업타임은 클럭의 상승에지 이전에 마지막으로 변화하였던 D의 값이 첫번째 래치를 지날 수 있도록 하기 위해 필요합니다.

홀드타임은 상승에지 이후 D가 변하기 전에, D의 입력이 첫 번째 래치에 저장될 수 있도록 하기 위해서 필요합니다.

 

 

 

클럭에지에서부터 출력 Q가 바뀔 때까지의 길이를 전파지연(propagation delay)($t_p$)라고 합니다.

 

 

 

 

 

클럭의 최소주기

클럭의 최소주기 = 셋업타입 + max(홀드타임, 각 논리소자들의 전파지연의 합)

 

 

 

 

 

 

 

 

---

 

 

 

 

 

 

 

 

(마스터 - 슬레이브) S-R 플립플롭

S-R 플립플롭의 심볼

 

 

 

 

특성식

$$Q^{+} = S + R'Q$$

S-R 플립플롭의 진리표나 특성식은 S-R 래치와 동일하지만, $Q^+$(차기상태)의 해석은 달라집니다.

S-R 래치의 경우 $Q^+$는 래치를 통과하는 전파지연 후의 Q의 값이지만, 

S-R 플립플롭의 경우 $Q^+$는 활성에지(활성클럭에지) 후의 Q의 값으로 간주됩니다.

 

 

 

 

 

 

마스터 슬레이브 S-R 플립플롭은 다음과 같이 구현할 수 있습니다.

 

 

 

플립플롭이므로 출력이 클럭의 에지(상승에지)에서만 변화합니다.

 

 

 

 

 

타이밍도

마스터-슬레이브 플립플롭의 경우에는  클럭이 0인 상태에서 입력들이 변화하면 플립플롭의 출력이 옳지 않게 될 수 있습니다.

예를 들어 위 타이밍도의 $t_4$ 에서 S = 1, R= 0이고, 따라서 P는 1이 됩니다.

그리고 S가 $t_5$ 전에 다시 0으로 돌아오지만 P 값은 바뀌지 않고, $t_5$ 에서 클럭의 상승에지 후에 Q는 1로 바뀌게 됩니다.

 

 

 

 

 

 

 

 

---

 

 

 

 

 

 

J-K 플립플롭

J-K 플립플롭은 S-R 플립플롭의 확장이라고 볼 수 있습니다.

J-K 플립플롭은 J, K 그리고 클럭(CK), 총 3개의 입력을 가지고 있습니다.

J 입력은 S에 대응되고,
K 입력은 R에 대응됩니다.

S-R 플립플롭과는 달리 J와 K가 동시가 1의 값을 가질 수도 있으며,

이 경우에 플립플롭은 활성에지 후에 그 상태를 반전하게 됩니다.

 

 

 

 

 

 

심벌

 

 

 

차기상태식

$$Q^{+} = JQ' + K'Q$$

 

 

 

 

진리표

 

 

 

 

 

 

타이밍도

J와 K가 적절히 주어졌을 때, 이 플립플롭은 클럭 펄스의 상승에지 후 짧은 시간(tp) 후에 상태를 바꾸게됩니다.

 

Clock = 0이고, J = 1, K = 0이라면, 상승에지 후에  Q는 1로 Set될 것입니다.
Clock = 0이고, J = 0, K = 1 이라면, 상승에지 후에 Q는 0으로 Reset될 것입니다.
Clock = 0이고, J = K = 1 이면 Q는 상승에지 후에 값을 바꾸게(반전) 됩니다.

 

 

 

 

 

 

J-K 플립플롭 구성

J-K 플립플롭을 구성하는 한 가지 방법으로 S-R FF의 입력을 피드백 하는 방법이 있습니다.

위 회로에서, S-R 래치의 S와 R이 J와 K로 바뀌고, Q와 Q'의 출력이 입력 게이트들로 피드백되는 것을 제외하면 S-R 마스터-슬레이브와 같은 회로입니다.

 

 

$$S = J \cdot Q' \cdot CLK' $$

$$R = K \cdot Q \cdot CLK'$$

이므로, 어떤 입력이 들어오더라도 서도 마스터 래치의 S 및 R 입력 중에서 하나만이 1이 될 수 있습니다.

만일 Q = 0이고 J = 1이면, K의 값에 상관없이 S = 1, R = 0이 됩니다.

또 Q = 1이고 K = 1이면, J의 값에 상관없이 S = 0, R = 1이 됩니다.

 

 

 

 

 

 

---

 

 

 

T 플립플롭

T 플립플롭은 토글(toggle) 플립플롭이라고도 불리며, 카운터(counter)를 구성하는 데 자주 활용됩니다.

플립플롭의 심벌은 다음과 같습니다.

하강에지트리거형 T 플립플롭 (인버터가 존재하므로)

T 플립플롭은 T 입력과 클럭 입력(Ck)를 가지고 있습니다.

T = 1이라면, 클럭의 활성에지 후에 플립플롭은 상태를 반전시킵니다
T = 0 이면 상태의 변화가 일어나지 않습니다

즉 J,K 래치에서 J=K=1, 혹은 J=k=0의 경우만 사용하는 것처럼 동작합니다.

(T가 0이면 유지, 1이면 반전)

 

 

 

 

 

 

 

T 플립플롭의 차기상태표

 

 

T 플립플롭의 특성식

$$Q^{+} = T \oplus Q = TQ' + T'Q$$

 

 

 

 

타이밍도)

 

시각 t2와 t4에서 T 입력의 값은 1이고, 클럭펄스의 하강에지 직후(tp)에 플립플롭의 상태(Q)가 바뀝니다.

시각 t1과 t3에서는 T 입력의 값이 0이므로, 클럭에지가 들어와도 상태의 변화는 일어나지 않습니다.

 

 

 

 

T-FF의 구성 (J-K 플립플롭 사용)

T플립플롭을 구성하는 한 가지 방법은 J-K 플립플롭의 두 입력 J와 K를 하나로 묶는 것입니다.

J-K 플립플롭 -> T 플립플롭      (하강에지트리거)

위 그림과 같이 구성하며, J-K 플립플롭의 특성식에서 J와 K를 모두 T로 치환하면, T 플립플롭의 특성식은 다음과 같습니다.

$$Q^{+} = JQ' + K'Q = TQ' + T'Q$$

 

 

 

 

 

 

 

 

T-FF의 구성 (D 플립플롭 사용)

 

T 플립플롭을 구성하는 또 다른 방법으로는 D 플립플롭과 XOR 게이트를 사용하는 것입니다.

XOR은 입력 하나가 1일 경우 인버터처럼 동작합니다.

D 입력이 Q와 T의 exclusive or이므로 특성식은 다음과 같습니다.

$$Q^{+} = Q  \oplus T = TQ' + T'Q$$

 

 

 

 

 

 

 

 

 

 

 

 

플립플롭 특성식

S-R FF
$$Q^{+}= S + R'Q$$

Gated D latch
$$Q^{+}= GD + G'Q$$

D FF
$$Q^{+}= D$$

D-CE FF
$$Q^{+}= D\cdot (CE) + Q\cdot (CE)'$$

J-K FF
$$Q^{+}= JQ' + K'Q$$

T FF
$$Q^{+}=  T \oplus Q = TQ' + T'Q$$

 

 

 

 

 

---

 

 

 

 

 

부가적인 입력을 가지는 플립플롭

 

 

 

 

 

 

Clear와 Preset 신호를 가진 D 플립플롭

클럭과 독립적으로 초기 상태로 셋하기 위해 부가적인 입력을 가지는 D 플립플롭입니다.

 

 

 

이 입력들에 붙은 반전은 해당 플립플롭을 클리어 혹은 셋하기 위해 (1이 아니라)0이 입력되어야 함을 나타냅니다.

이런 형태의 입력은 0이 클리어 혹은 프리셋을 작동시키므로, 종종 저레벨활성(active-low)이라고 불립니다.

 

 

앞으로 active-low 클리어 혹은 프리셋을 표시하기 위해 ClrN(Clr + Not)과 PreN 기호를 사용하겠습니다.

ClrN에 0이 들어오면 플립플롭은 0으로 리셋(reset)됩니다.
PreN에 0이 들어오면 플립플롭은 1로 셋(set)됩니다.

 

 

이러한 입력들은 클럭과 D 입력보다 우선시합니다.

즉 ClrN에 0이 가해지면, 클럭이나 D 입력에 상관없이 플립플롭은 리셋이 됩니다.

 

 

 

 

 

정상적인 경우에서 ClrN과 PreN이 동시에 0이 가해지면 안됩니다.

ClrN과 PreN이 1에 묶여 있을 경우에는 D와 클럭 입력이 정상적으로 동작합니다.

ClrN과 PreN은 그 동작이 클럭에 무관하기 때문에 비동기 클리어 및 프리셋이라고 불립니다.

 

 

 

 

 

 

 

 

 

 

타이밍도

위의 타이밍도에서 t1에서 ClrN = 0에 의해 Q 출력은 0에 고정되어 있고, 따라서 상승에지가 들어와도 무시되고 출력이 0이 됩니다.

 

 

 

 

 

 

 

 

 

 

 

 

 

클럭 인에이블을 가지는 D 플립플롭

동기식 디지털 시스템에서는, 같은 클럭 에지에서 모든 상태들의 변화가 동시에 일어날 수 있도록, 보통 여러 플립플롭들은 하나의 공통 클럭에 의해 구동됩니다. 

이중 몇몇 플립플롭들은 데이터 입력이 변하더라도 이전의 데이터를 그대로 유지하고 싶을 수 있습니다.

이런 경우에 사용할 수 있는 방법으로 클럭을 게이트화 하는 방법이 있습니다.

 

 

 

 

위 그림에서 En = 0일 경우에는 플립플롭의 클럭 입력은 0이 되고, 따라서 CLK 입력이 변하더라도 Q는 변하지 않습니다.

 

그러나 해당 방식은 두 가지의 문제점을 가지고 있습니다.

 

1. 게이트들의 지연에 의해 어떤 플립플롭에서는 다른 플립플롭들과는 다른 시각에 클럭이 도달될 수 있어, 동기화에 실패할 수 있습니다.

2. 클럭이 아닌 En의 변화로 인해 플립플롭의 출력이 변화될 수 있습니다. 즉 En으로 인해 트리거될 수 있다는 뜻입니다.

 

클럭과 또다른 신호를 게이트로 묶는 것은 타이밍 문제를 야기할 수 있습니다

 

 

 

 

 

 

클럭을 여닫는 방법보다, 더 나은 방법으로 클럭인에이블(clock enable, CE)을 사용하는 방법이 있습니다.

왼쪽은 심벌, 오른쪽은 MUX를 사용한 구현

위는 CE를 가지는 D 플립플롭을 보여주며, 이것을 D-CE 플립플롭이라 부르기도 합니다.

 

 

CE = 0 일 때, 클럭은 무력화(disable)되어 상태의 변화는 일어나지 않고, 따라서 Q+ = Q가 됩니다. 즉 현재 상태가 그대로 차기 상태가 되는 것입니다.

CE = 1일 때에는 플립플롭은 정상적인 D 플립플롭으로 동작하여 Q+ = D 가 됩니다.

 

 

특성식)

$$Q^{+} = D = Q\cdot CE' + D_{in}\cdot CE$$

 

 

 

 

 

 

 

 

 

 

---

 

 

 

 

 

 

 

 

래치와 플립플롭의 차이점

래치와 플립플롭은 근본적으로 정보를 저장하는 소자입니다.

두 용어는 자주 혼용되어 사용되나, 분명히 차이가 있습니다.

 

'투명성'을 가지고, 그로인해 문제가 생겨, 단독으로 사용하기 어려운 소자는 래치이며,

'투명성'을 가지지 않거나, '투명성'을 가지더라도 그로 인해 문제가 발생하지 않아, 단독으로 사용할 수 있는 소자를 플립플롭이라 부릅니다.