🖥 Computer Science/컴퓨터 구조

🧐 가상 메모리 메인 메모리를 2차 저장장치(디스크)의 캐시로 사용하는 기술을 의미합니다. 이전까지는 캐시가 어떻게 최근에 사용한 코드와 데이터 부분에 대한 빠른 접근을 제공하는지 알아보았습니다. 같은 방법으로, 메인 메모리가 보통 자기 디스크로 구현되는 2차 저장장치를 위한 캐시로 동작할 수 있습니다. 이러한 기술을 가상 메모리(Virtual Memory)라고 부릅니다. 가상 메모리를 사용하게 된 주요 동기는 두가지입니다. 1. 여러 프로그램들이 효과적이고 안전하게 메인 메모리를 공유할 수 있게 하기 위하여 2. 작고 제한된 크기의 메인 메모리에서 프로그래밍해야 하는 제약을 제거하기 위해서 이 기법이 탄생한 지 수십년이 지난 지금은 첫 번째 이유로 널리 사용되고 있습니다. 다수의 프로그램이 같은 메모리..

이전 글에서 살펴본 associative cache는 miss rate를 줄이는 방식으로 성능을 개선하였습니다. 이번에 살펴볼 Multilevel cache는 miss penalty를 감소시켜 성능을 높이는 방법입니다. 🧐 Multilevel Cache 현대의 모든 컴퓨터는 캐시를 사용합니다. 프로세서의 빠른 속도와 상대적으로 점점 느려지는 DRAM의 접근시간의 차이를 더욱 줄이기 위해서, 대부분의 마이크로프로세서는 캐시를 한 계층 더 지원합니다. L1 cache(1차 캐시, primary cache) : 프로세서와 가장 가까운 캐시. 속도를 위해 I cache와 D cache로 나뉩니다. - Instruction Cache (I cache) : 메모리의 TEXT 영역 데이터를 다루는 캐시입니다. - D..

🧐 Associative Cache Associatvie Cache는 유연한 블록 배치(placement)를 통해 캐시 실패율(Miss rate)을 줄이는 방법입니다. 이전 글 까지에서는 메모리 블록을 캐시에 넣을 때 각 블록이 캐시의 딱 한 장소에만 들어갈 수 있도록 하는 단순한 배치 방법인 directed mapped를 사용하였습니다. directed mapped는 블록을 배치하는 다양한 방식들 중, 극단적으로 블록을 한 곳에만 넣을 수 있도록 하는 방법입니다. 반대쪽 극단에는 블록이 캐시의 어느 곳에나 들어갈 수 있도록 하는 방식이 있습니다. 👉 fully associative 블록이 캐시의 어느 곳에나 들어갈 수 있도록 하는 캐시 구조를 의미합니다. 메모리 블록을 캐시 내의 어떤 엔트리와도 연관(..

🧐 캐시 성능 측정 해당 글에서 CPU 시간(time)에 대해 잠깐 살펴보았듯이, CPU 시간은 클럭 사이클의 수와 클럭 사이클 시간의 곱으로 표현할 수 있었습니다. 이때 클럭 사이클의 수는 다시 CPU가 프로그램을 수행하는 데 쓴 클럭 사이클과, 메모리 시스템을 기다리는 데 사용한 클럭 사이클로 나누어볼 수 있습니다. 일반적으로 적중 시간(hit time)은 CPU 클럭 사이클의 일부로 간주합니다. CPU Time = (CPU 클럭 사이클(hit time 포함) + 메모리 지연 클럭 사이클) X 클럭 사이클 시간(Clock Cycle Time) 메모리 지연 클럭 사이클은 주로 캐시 실패 때문에 발생하며, 읽기와 쓰기 시에 발생되는 지연 사이클의 합으로 정의할 수 있습니다. 메모리 지연 클럭 사이클 = ..

🧐 캐시 실패의 처리 캐시 실패는 제어 유닛(control unit)이 처리합니다. 제어 유닛은 실패를 탐지해야 하며, 메모리(또는 하위 수준의 캐시)로부터 데이터를 가져와서 실패를 처리해야 합니다. 캐시 적중을 처리할 수 있게 프로세서의 제어 유닛을 수정하는 것은 쉬운 일이지만, 실패의 경우에는 몇 가지 작업이 더 필요합니다. 캐시 실패 처리는 프로세서의 제어 유닛과 별도의 제어기의 공동 작업으로 처리됩니다. 이 제어기는 메모리 접근을 시작하고, 캐시를 채우는 일을 합니다. 예외나 인터럽트는 모든 레지스터의 상태를 저장해야 하지만, 캐시 실패의 처리는 파이프라인 지연(stall)만을 발생시킵니다. 캐시 실패 발생 시에는 임시 레지스터와 프로그래머에게 보이는 레지스터의 내용을 그대로 유지한 채 메모리에서..

🧐 캐시(Cache) 캐시라는 명칭은 최초에는 메인 메모리와 프로세서 사이의 메모리 계층을 나타내기 위해서 사용된 용어입니다. 오늘날에도 이러한 의미로 가장 많이 사용되기는 하지만, 데이터 접근의 지역성(Locality)을 이용해서 관리되는 모든 기억장치를 부르는 데에도 사용됩니다. 처음에는 프로세서는 하나의 워드 단위의 데이터를 필요로 하며, 블록(block) 또한 하나의 워드로 이루어진 단순한 캐시를 살펴보는 것으로 시작하겠습니다. 다음은 캐시에 없는 데이터를 요청하기 전과 후의 캐시 상태를 나타내었습니다. 요청하기 전의 캐시에는 최근에 접근한 $X_1, X_2, ..., X_{n-1}$이 존재하고, 프로세서는 캐시에 없는 워드 $X_n$을 요청하였습니다. 이 요청은 실패(Miss)를 발생시키고, 워..

컴퓨터가 처음 나왔을 때부터 프로그래머들의 꿈은 한없이 큰 빠른 메모리였습니다. 이번에는 위 꿈을 이루기 위한 무한한 크기의 빠른 메모리가 있는 듯한 환상을 만들어내는 방법에 대해 알아보도록 하겠습니다. 🧐 지역성 (Locality) 프로그램은 어떤 특정한 시간에는 주소 공간 내의 비교적 작은 부분만을 사용합니다. 프로그램은 최근에 접근했던 데이터들을 다시 사용하려는 경향을 보이며, 또한 최근에 접근했던 데이터에 인접한 데이터들을 접근하려는 경향을 가집니다. 이를 지역성의 원칙이라 부르며, 다음과 같이 두 종류로 나누어 볼 수 있습니다. 👉 시간적 지역성(Temporal Locality) 한 번 참조된 항목은 가까운 시간 내에 다시 참조될 가능성이 높습니다. 👉 공간적 지역성(Spatial Localit..

🧐 단일 사이클 구현 단일 사이클 구현은 비록 올바르게 동작한다 하더라도 비효율성 때문에 사용되지 않습니다. 이유는 너무 분명한데, 단일 사이클 설계에서는 클럭 사이클이 모든 명령어에 대해서 같은 길이를 가져야 하기 때문에 클럭 사이클을 가장 오래 걸리는 명령어에 맞추어야 하기 때문입니다. 해당 명령어는 적재 명령어라는 것이 거의 확실한데, 적재 명령어는 명령어 메모리, 레지스터 파일, ALU, 데이터 메모리, 레지스터 파일의 5개 기능을 모두 사용하기 때문입니다. 🧐 파이프라이닝의 이해 파이프라이닝은 여러 명령어가 중첩되어 실행되는 구현 기술입니다. 파이프라이닝의 이해를 돕기 위해 세탁을 진행하는 예시를 들어 살펴보도록 하겠습니다. 우선 파이프라이닝을 사용하지 않은 세탁 방법은 다음과 같습니다. 세탁기..