[논리회로] (8) - 래치

 

 

 

 

 

🧐 기억장치

조합회로는 출력이 단지 현재 들어온 입력에 대해서만 의존적이었습니다.

앞으로 배울 기억장치는 출력이 현재의 입력뿐 아니라 과거의 입력열(sequence)에도 의존적입니다.

즉 과거에 어떤 입력이 들어왔느냐에 따라 동일한 입력에 대해서도 다른 결과가 출력될 수 있습니다.

순서회로는 출력을 발생시키기 위해서 과거 입력에 대하여 기억할 수 있어야 합니다.

 

기억장치의 종류로는 래치와 플립플롭이 있습니다.

 

 

 

 

 

 

 

📕 값을 기억하는 것의 의미

회로는 '수'를 이해하지 않습니다.

단지 전류가 흐르느냐, 흐르지 않느냐를 따질 뿐입니다.

마찬가지로 기억장치라 불리는 메모리도 결국 값을 기억하는 것이 아닙니다.

전류의 흐름상태를 유지하는 것, 그것을 기억한다 표현합니다.

 

 

 

 

 

 

 

 

 

 

 

🧐 래치와 플립플롭의 차이

(정확한 정의는 아니나, 관행에 따른 설명입니다.)

(클럭이라는 용어는 일단 주기적으로 흐르는 전류라 생각하시면 편합니다. 이후 다루게 될 것이니 일단은 감만 잡고 넘어가주세요)

 

 

📕 래치(Latch)

클럭 입력을 가지지 않는 기억 소자를 래치라고 부릅니다.
각 래치는 타이밍과 관련하여 독립적으로 동작합니다.

래치에서도 게이트에 클럭을 연결할 수 있으나, 클럭 전용 입력을 가진 것이 아니므로 클럭 입력을 가지지 않는다 표현합니다.

 

 

 

 

📕 플립플롭(Flip Flop)

클럭 입력을 가지는 기억장치입니다.
연산은 공통된 클럭 혹은 펄스 발생기에 의해 동기화됩니다.
플립플롭은 데이터 오직 클럭의 입력이 들어올 때만 상태를 변경할 수 있습니다.

 

 

 

 

 

 

 

 

 

 

 

🧐 피드백(feedback, 되먹임)

게이트들의 출력이 회로 내의 다른 게이트의 입력측에 연결됨으로써 폐루프(closed loop)를 형성하는 것을 의미합니다.

전류의 흐름상태를 유지하는 회로(즉 출력을 기억하는 회로)는 피드백을 사용하여 다음과 같이 만들 수 있습니다.

 

위 회로는 안정상태(stable state)라고 불리는 두 개의 안정된 상태를 가지게 됩니다.

 

 

 

 

만약 첫 번째 인버터의 입력이 0이라면 그 출력은 1이 됩니다. 해당 출력이 두 번째 인버터의 입력으로 들어가므로 두 번째 인버터의 입력은 1이 될 것이고, 그 출력은 0이 될 것입니다.

해당 0은 다시 첫 번째 인터버의 입력으로 피드백되지만, 그 입력이 이미 0이기 때문에 변화가 일어나지 않습니다. 즉 안정상태에 있게 되는 것입니다.

 

 

그러나 이 간단한 두 인터버의 루프는 안정된 상태를 중 어느 하나로 초기화 할 수 있는 수단이 없습니다.

 

 

이 단점을 보안한, 저장된 값을 바꿀 수 있는 회로가 있습니다.

 

 

 

 

 

 

 

 

 

 

🧐 S-R 래치(Set-Reset Latch)

S-R 래치는 다음과 같이 동작합니다.

S=0, R=0 
- 현재의 출력을 그대로 유지합니다.

S=1, R=0 
- 출력을 1로 Set 합니다.

S=0, R=1
- 출력을 0으로 Reset 합니다.

S=1, R=1 
- 허용되지 않는 입력입니다.

 

 

📕 참고 - S=1, R=1이 허용되지 않는 이유

만약 S = R = 1 이라면,  P와 Q의 값은 둘 다 0입니다.
즉 P = Q' 관계를 만족하지 않으며, 이는 래치의 출력들이 서로 보수가 되어야 한다는 기본 규칙에 위배됩니다.

게다기 이 경우 S와 R이 동시에 0으로 변한다면 P와 Q는 함께 1이 됩니다.
해당 출력들은 다시 서로의 게이트의 피드백 입력으로 들어가고 따라서 다시 P와 Q는 0으로 바뀝니다.
게이트들의 지연이 모두 같다면, 이 과정이 반복되면서 이 래치의 출력은 0,1,0,1로 계속해서 진동하게 될 것입니다.

 

 

 

 

 

 

📕 타이밍도

 

 

 

 

 

 

 

 

🧐 현재상태(present state)와 차기상태(next state)

현재상태(Q) : 입력신호가 가해진 시각에서의 래치 혹은 플립플롭 Q의 상태
차기상태($Q^+$) : 입력 신호에 래치 혹은 플립플롭이 반응한 이후, 바뀌거나 유지된 출력 Q의 상태

 

 

 

 

 

 

 

 

 

 

🧐 차기상태식(next-state equation)과 특성식(characteristic equation)

래치의 차기상태를 그 입력들과 현재상태의 관계로 나타낸 식을 차기상태식 혹은 특성식이라 부릅니다.

특성식과 차기상태는 반드시 같지는 않습니다.

특성식은 허용되지 않는 입력의 조합을 don't care로 포함하여 나타내는 최소의 표현식입니다.
차기상태식은 반드시 최소이지도 않으며, 허용되지 않는 입력 조합을 포함하지 않습니다.

앞으로는 특성식만 다룰 것입니다.

 

 

 

📕 특성식

SR 래치의 특성식은 다음과 같습니다

$$Q^{+} = S + R'Q$$

 

 

 

 

 

 

 

 

 

 

🧐 NAND 게이트를 사용하는  $\overline{S}- \overline{R}$  래치

 

이 회로를 $\overline{S}-\overline{R}$ 래치라고 부릅니다.

이 래치의 입력을 $\overline{S}$ 와 $\overline{R}$ 로 표기를 하였는데,

이것은 $\overline{S}$ 이 0일 때 출력 Q를 1로 Set하며, $\overline{R}$ 이 0일 때 Q를 0으로 Reset 하기 때문입니다.

S-R 래치와 마찬가지로, $\overline{S}$- $\overline{R}$ 래치에서는$\overline{S}$ = $\overline{R}$= 0은 허용되지 않습니다.

 

 

 

 

 

 

 

 

 

🧐 입력의 변화에 따라 값이 변경되는 회로의 단점

위에서 살펴본 래치는 근본적으로 문제가 존재합니다.

위의 래치들은 전류가 들어올 때마다 값이 변화합니다.

 

그러나 대부분의 경우 일정한 주기를 가지고 값을 변화시켜야 합니다.

그렇지 않고 어떠한 상황에서든 입력 도선의 전류의 흐름 상태에 따라 값이 달라져 버리면 회로를 제어하기가 불가능할 것입니다.

이러한 문제를 해결하기 위해 '게이트'를 사용합니다.

 

게이트를 통해 위에서 비동기적으로 작동하였던 래치들을 동기적으로 작동하도록 만들 수 있습니다.

 

 

 

 

 

 

 

 

 

 

 

 

🧐 게이트형 래치(Gated Latch) 

게이트형 래치는 게이트(gate) 혹은 인에이블(enable)이라 불리는 추가의 입력을 가집니다.

게이트 입력이 비활성(inactive)일 때는 래치의 상태가 변화하지 않습니다

게이트 입력이 활성(active)일 때는 래치는 다른 입력들에 의해 제어되며, 이전에 살펴보았던 래치와 동일하게 동작합니다

 

 

 

 

 

 

 

🧐 게이트형 S-R 래치(Gated S-R Latch)

위에서 만든 S-R 래치에 게이트를 추가해보도록 하겠습니다.

$\overline{S}$-$\overline{R}$ 래치에 2개의 게이트를 추가하여 만들 수 있습니다.

게이트형 S-R 래치는 아래와 같습니다.

 

 

 

📕 특성식

$$Q^{+} = SG + Q(R' + G')$$

 

 

 

 

 

 

 

 

 

🧐 게이트형 D 래치(Gated D Latch)

게이트형 D 래치에서는 하나의 입력을 S와 R에 동시에 연결하여 사용합니다.

단 이때 S에는 D를, R에는 D'을 연결합니다.

위와 같이 구현한다면
D가 1일때는 출력이 1
D가 0일때는 출력이 0
출력을 유지하는 입력(S=0 & R=0)은 불가능합니다.

 

 

 

 

 

📕 타이밍도

게이트가 비활성(G = 0)인 동안에는 게이트형 D 래치의 출력 Q는 불변(유지)이며,

게이트가 활성(G=1)된 이후 지연 시간 뒤에 Q는 D의 값으로 변합니다.

 

이 래치는 G가 활성인 동안, Q가 D와 같아지므로 투명래치(transparent latch)라고 부릅니다.

 

 

 

 

📕 특성식

$$Q^{+} = G'Q + GD$$

 

 

 

 

 

 

 

 

 

 

🧐 래치의 투명성

래치는 입력을 어느 시간에서나 취할 수 있으며, 래치의 출력이 언제든지 바뀔 수 있습니다.
이러한 래치의 속성을 투명성이라 합니다.

 

 

 

 

 

 

🧐 래치의 투명성으로 인한 문제

클럭은 보통 공용으로 사용합니다.

여러개의 래치가 직렬로 연결된 상황에서, 같은 클럭을 각각의 래치들에게 연결하게 된다면 클럭이 1이었다가 0으로 바뀌기 직전까지의 모든 시간에서 각각의 래치는 서로에게 바로 영향을 미치게 됩니다.

영향을 바로 미치는 것은 굉장히 위험합니다.

이는 하나의 래치에서도 확인할 수 있습니다.

예시를 보도록 하겠습니다.

위 그림에서 Clk(클럭)가 1일 때 Q의 다음 값은

입력 x가 1이라면 Q',  입력 x가 0이라면 Q가 될 것입니다.

 

 

예를 들어 Clk = 1, x = 1 이라면, Q값을 Q'으로 바꾸게 되겠지만,

만약 이 상태에서 Clk가 1로 유지된다면 출력(Q)값의 변화가 다시 피드백되어 다시 Q 값을 바꾸게 됩니다.

 

 

즉 Clk가 1로 유지될 때, Q는 high(1)와 low(0) 사이를 진동(oscillate)하게됩니다.

 

따라서 Clk가 짧은 시간 동안만 1이어야 회로가 의도한 대로 동작할 것입니다.

그 시간은 Q가 변할 수 있도록 충분히 길어야 하지만, 피드백에 의해 두 번째 변화를 발생시킬 길이보다는 짧아야 합니다.

 

 

래치가 한개이면 어떻게라든 시간을 제어할 수 있겠지만, 시스템 내에 여러 개의 래치가 있을 경우, 모든 래치에 올바른 클럭 폭을 제공하는 것은 불가능할 수 있습니다.

 

 

이렇게 하나의 래치의 출력이 곧바로 다른 래치의 출력으로 들어가 영향을 미치는 문제를 회피하려면, 클럭이 걸려있다고 하더라도 한번의 클럭주기동안은 값이 단 한번만 바뀌도록 한다면 문제는 해결될 것입니다.

이러한 문제를 해결하기 위해 (게이트형) 래치 2개를 조합하고 not 게이트를 더해 플립플롭이라는 저장장치를 만듭니다.

 

 

플립플롭은 다음 글에서 알아보도록 하겠습니다.