[논리회로] (14) - 순서 패리티검사기 (Sequential Parity Checker)

 

 

순서 패리티검사기

2진 데이터를 전송 혹은 저장할 때, 패리티 비트라 불리는 부가적인 비트가 오류 검출의 목적으로 덧붙습니다.

이때 붙는 부가적인 비트를 패리티비트라고 부릅니다.

 

홀수 패리티의 경우 패리티비트를 포함한 모든 비트의 1의 개수가 홀수여야 합니다.

 

패리티검사기는 이러한 이진 데이터에 오류가 있는지를 검출하는데 사용됩니다.

 

 

 

 

 

 

 

 

 

순서 패리티검사기의 설계

순서 패리티검사기는 직렬 데이터에 대해 패리티를 검사하는데 사용됩니다.

이전에 공부하였던 카운터(Counter)와는 다르게, 클럭 외에 1개의 입력을 더 포함해야 하는 것을 알 수 있습니다.

 

홀수 패리티 검사기의 출력은 데이터가 들어올 때, 총 들어온 1의 개수가 홀수이면 Z=1, 짝수개이면 Z=0이 됩니다.

 

즉 홀수 패리티 검사기는 지금까지 들어온 1의 개수가 홀수인지 짝수인지에 대한 상태만 저장하면 되기 때문에 총 2가지의 상태를 가지며, 이는 1개의 플립플롭으로 구현할 수 있습니다.

 

 

 

 

 

 

 

 

 

1. 상태그래프 작성

 

 

 

 

 

 

2. 차기상태표 작성

 

 

 

 

 

3. 상태할당과 플립플롭의 입력 결정

 

 

 

 

 

4. 플립플롭 입력식과 회로 출력식 결정

 

 

 

 

5.  논리도 작성

 

 

 

 

 

타이밍도를 통한 분석